SDH Framer & Cross-Connect IP
集成 成帧 (Framer)、指针处理 (Pointer Processor) 与 高低阶交叉 (HO/LO XC) 的全功能单芯片方案。
专为替代传统的 DXC (数字交叉连接) 芯片与 ADM (分插复用器) 核心逻辑设计。
HO/LO XC
AUPP / TUPP
STM-1/4/16
ESSI Interface
内部逻辑架构 (Block Diagram)
CPU Configuration Interface
AXI4-Lite / Local Bus
Optical SerDes
STM-N PHY I/F
▼
Overhead Processor
SOH / POH Access
DCC Bytes
Orderwire E1/E2
Sync S1
Orderwire E1/E2
Sync S1
High Order
AUPP
AU-4 Pointer
➜
HO XC
VC-4 Cross Connect
Low Order
TUPP
TU-12 Pointer
➜
LO XC
VC-12 Cross Connect
ESSI
System Side
Serial I/F
Serial I/F
核心能力参数 (Key Capabilities)
| 功能参数 (Parameter) | 能力指标 (Capacity) | 备注 (Notes) |
|---|---|---|
| 光口速率 (Line Rate) | STM-1 / STM-4 / STM-16 | Software Configurable |
| 光路数量 (Num of Ports) | 1 ~ 4 Ports | Depends on FPGA Transceivers |
| 高阶交叉 (HO-XC) | 128 x 128 VC-4 | Non-blocking @ 20G |
| AUPP 能力 | 64 Channels | AU-4 Pointer Processing |
| 低阶交叉 (LO-XC) | 2 x 1008 x 1008 VC-12 | Full VC-12 Granularity |
| TUPP 能力 | 2 x 1008 Channels | TU-12 Pointer Processing |
| 系统侧 (ESSI) | 2.5 Gbps x 4 | Expanded Serial System Interface |
模块功能详述
Overhead Processor (开销处理)
位于架构最前端。负责帧头定位（A1/A2）、解扰码、以及再生段（RSOH）和复用段（MSOH）开销的提取与插入。支持通过 CPU 接口实时读写所有开销字节。
AUPP (高阶指针处理)
处理 AU-4 指针。能够适应网络中的时钟频偏，执行正/负调整（Positive/Negative Justification），并生成新的 AU 指针值，确保 VC-4 净荷在不同时钟域间的无损传输。
TUPP (低阶指针处理)
处理 TU-12 指针。在 VC-4 解复用后，对内部包含的 63 个 VC-12 容器进行独立的指针解释与调整，支持 TU-12 级别的级联与再对齐。
HO/LO Cross Connect (交叉矩阵)
全线速无阻塞交叉矩阵。高阶矩阵支持 VC-4 颗粒度的交换，低阶矩阵支持 VC-12 颗粒度的交换。支持广播（Broadcast）与环回（Loopback）模式。
资源占用参考
| Configuration | Target Device | LUTs | BRAMs (36k) |
|---|---|---|---|
| STM-4 (HO-XC Only) | Artix-7 100T | ~ 3,200 | 4 |
| STM-16 (Full HO/LO XC) | Kintex-7 160T | ~ 14,500 | 32 |
交付件清单
✓ Encrypted Netlist (ngc/edif)
✓ SDC Timing Constraints
✓ Verilog RTL Source Code
✓ User Manual (PDF)
✓ Reference Design (Vivado)