L2 Ethernet Switch IP Core
全硬件线速转发的二层以太网交换矩阵。
支持 10M/100M/1G/2.5G/10G 多速率混合组网，为工业网关与 PLC 提供非阻塞（Non-blocking）交换能力。
Wire-Speed
IEEE 802.1Q VLAN
Multicast IGMP
QoS 802.1p
交换架构 (Architecture)
Port 1
...
Port N
Switching Fabric (Crossbar)
Address Table
VLAN Filter
QoS Arbiter
核心特性
可扩展端口 (Scalable Ports)
支持参数化配置端口数量（2 ~ 32 端口）。每个端口可独立配置为 GMII / RGMII / SGMII 接口。
确定性低时延 (Low Latency)
Store-and-Forward 模式下时延 < 3μs。支持 Cut-through 直通模式，进一步降低转发延迟。
流量管理 (Traffic Mgmt)
支持广播风暴抑制（Broadcast Storm Control）与基于端口的速率限制（Rate Limiting）。
地址表管理 (Lookup Table)
支持 1K - 16K MAC 地址表。硬件自动学习与老化（Aging），支持静态地址绑定。
可配置参数 (Configuration)
本 IP 提供高度参数化的 Verilog 顶层，用户可在综合前修改以下参数：
NUMBER_OF_PORTS
2 to 32
MAC_TABLE_SIZE
1024 / 2048 / 4096 / 8192
VLAN_SUPPORT
TRUE / FALSE
QOS_PRIORITY_LEVELS
1 / 2 / 4 / 8
BUFFER_DEPTH (per port)
4KB ~ 64KB
资源占用 (5-Port Config)
| FPGA Family | LUTs / ALMs | Registers | Block RAM |
|---|---|---|---|
| Xilinx Artix-7 | 6,800 | 5,200 | 12 (36Kb) |
| Xilinx Kintex UltraScale | 6,500 | 5,100 | 12 |
| Intel Cyclone V | 4,100 ALMs | 5,500 | 24 (M10K) |
| Lattice ECP5 | 7,200 | 5,400 | 16 |
交付件清单
✓ Encrypted Netlist (ngc/edif)
✓ SDC Timing Constraints
✓ Verilog RTL Source Code
✓ User Manual (PDF)
✓ Reference Design (Vivado)